target_config.h

#include "dve68k.h"
#include "m68k_gcc/prc_config.h"

ソースコードを見る。

マクロ定義
#define	DEFAULT_ISTKSZ   0x2000U
#define	DEFAULT_ISTK   (void *)(0x00400000U - DEFAULT_ISTKSZ)
#define	VALID_INTNO(intno)   (1U <= (intno) && (intno) <= 31U && (intno) != 8U)
#define	VALID_INTNO_DISINT(intno)   VALID_INTNO(intno)
#define	VALID_INTNO_CFGINT(intno)   VALID_INTNO(intno)
#define	DGA_INT_BITPAT(intno)   (1U << (32U - (intno)))
#define	DGA_INT_TRG_CONF   (0xe0000000U)
#define	DGA_INT_TRG_LEVEL   (0x108f00feU)
#define	DGA_INT_TRG_EDGE   (0x0e70ff00U)
#define	t_disable_int(intno)   x_disable_int(intno)
#define	i_disable_int(intno)   x_disable_int(intno)
#define	t_enable_int(intno)   x_enable_int(intno)
#define	i_enable_int(intno)   x_enable_int(intno)
#define	t_clear_int(intno)   x_clear_int(intno)
#define	i_clear_int(intno)   x_clear_int(intno)
#define	t_probe_int(intno)   x_probe_int(intno)
#define	i_probe_int(intno)   x_probe_int(intno)
#define	SIL_DLY_TIM1   420
#define	SIL_DLY_TIM2   90
関数
Inline bool_t	x_disable_int (INTNO intno)
Inline bool_t	x_enable_int (INTNO intno)
Inline void	x_clear_int (INTNO intno)
Inline bool_t	x_probe_int (INTNO intno)
void	x_config_int (INTNO intno, ATR intatr, PRI intpri)
Inline void	i_begin_int (INTNO intno)
Inline void	i_end_int (INTNO intno)
void	target_initialize (void)
void	target_exit (void) NoReturn
変数
uint_t	board_id
void *	board_addr
const uint32_t	bitpat_cfgint

---

マクロ定義

#define DEFAULT_ISTK   (void *)(0x00400000U - DEFAULT_ISTKSZ)

target_config.h の 78 行で定義されています。

#define DEFAULT_ISTKSZ   0x2000U

target_config.h の 77 行で定義されています。

#define DGA_INT_BITPAT

(

intno

)

(1U << (32U - (intno)))

target_config.h の 104 行で定義されています。

参照元 i_begin_int(), x_clear_int(), x_config_int(), x_disable_int(), x_enable_int(), と x_probe_int().

#define DGA_INT_TRG_CONF   (0xe0000000U)

target_config.h の 109 行で定義されています。

参照元 i_begin_int(), と x_config_int().

#define DGA_INT_TRG_EDGE   (0x0e70ff00U)

target_config.h の 111 行で定義されています。

参照元 i_begin_int(), と x_config_int().

#define DGA_INT_TRG_LEVEL   (0x108f00feU)

target_config.h の 110 行で定義されています。

#define i_clear_int

(

intno

)

x_clear_int(intno)

target_config.h の 170 行で定義されています。

参照元 i_begin_int().

#define i_disable_int

(

intno

)

x_disable_int(intno)

target_config.h の 137 行で定義されています。

#define i_enable_int

(

intno

)

x_enable_int(intno)

target_config.h の 158 行で定義されています。

#define i_probe_int

(

intno

)

x_probe_int(intno)

target_config.h の 182 行で定義されています。

#define SIL_DLY_TIM1   420

target_config.h の 241 行で定義されています。

#define SIL_DLY_TIM2   90

target_config.h の 242 行で定義されています。

#define t_clear_int

(

intno

)

x_clear_int(intno)

target_config.h の 169 行で定義されています。

#define t_disable_int

(

intno

)

x_disable_int(intno)

target_config.h の 136 行で定義されています。

#define t_enable_int

(

intno

)

x_enable_int(intno)

target_config.h の 157 行で定義されています。

#define t_probe_int

(

intno

)

x_probe_int(intno)

target_config.h の 181 行で定義されています。

#define VALID_INTNO

(

intno

)

(1U <= (intno) && (intno) <= 31U && (intno) != 8U)

target_config.h の 93 行で定義されています。

#define VALID_INTNO_CFGINT

(

intno

)

VALID_INTNO(intno)

target_config.h の 95 行で定義されています。

参照元 x_config_int().

#define VALID_INTNO_DISINT

(

intno

)

VALID_INTNO(intno)

target_config.h の 94 行で定義されています。

---

関数

Inline void i_begin_int

(

INTNO

intno

)

target_config.h の 202 行で定義されています。

参照先 DGA_INT_BITPAT, DGA_INT_TRG_CONF, DGA_INT_TRG_EDGE, と i_clear_int.

参照元 target_timer_handler().

{
    if ((DGA_INT_BITPAT(intno) & (DGA_INT_TRG_CONF | DGA_INT_TRG_EDGE))
                                                                != 0U) {
        i_clear_int(intno);
    }
}

Inline void i_end_int

(

INTNO

intno

)

target_config.h の 216 行で定義されています。

参照元 target_timer_handler().

{
}

void target_exit

(

void

)

target_config.c の 126 行で定義されています。

参照先 dga_write(), dve68k_exit(), prc_terminate, TADR_DGA_CSR21, と TADR_DGA_CSR23.

{
    /*
     *  プロセッサ依存の終了処理
     */
    prc_terminate();

    /*
     *  すべての割込みをマスク・クリアする．
     */
    dga_write((void *) TADR_DGA_CSR21, 0U);
    dga_write((void *) TADR_DGA_CSR23, ~0U);

    /*
     *  開発環境依存の終了処理
     */
    dve68k_exit();
}

void target_initialize

(

void

)

target_config.c の 60 行で定義されています。

参照先 board_addr, board_id, dga_read(), dga_write(), prc_initialize, sil_rew_mem(), TA_EDGE, TADR_BOARD_REG0, TADR_DGA_CSR1, TADR_DGA_CSR19, TADR_DGA_CSR21, TADR_DGA_CSR23, TADR_DGA_CSR3, TADR_DGA_CSR4, TADR_DGA_CSR5, TADR_DGA_IFR0, TADR_DGA_IFR3, TINTNO_ABT, TIRQ_NMI, TVEC_G0I, TVEC_G1I, TVEC_SPRI, TVEC_SWI, と x_config_int.

{
    /*
     *  プロセッサ依存の初期化
     */
    prc_initialize();

    /*
     *  プロセッサ識別のための変数の初期化
     */
    board_id = ((uint_t)(sil_rew_mem((void *) TADR_BOARD_REG0)) & 0x1fU);
    board_addr = (void *)(board_id << 24);

    /*
     *  割込み関連の初期化
     *
     *  割込み属性が設定されているかを判別するための変数を初期化する．
     *  また，すべての割込みをマスク・クリアし，割込みベクトルを設定す
     *  る．
     */
    dga_write((void *) TADR_DGA_CSR21, 0U);
    dga_write((void *) TADR_DGA_CSR23, ~0U);
    dga_write((void *) TADR_DGA_CSR19, (TVEC_G0I << 24) | (TVEC_G1I << 16)
                                        | (TVEC_SWI << 8) | TVEC_SPRI);

    /*
     *  アボート割込みの設定（NMI）
     *
     *  アボート割込みをエッジトリガ，割込みレベルをNMIに設定し，マスク
     *  を解除する．
     */
    x_config_int(TINTNO_ABT, TA_EDGE, TIRQ_NMI);

    /*
     *  メモリ領域の設定
     *
     *  ローカルメモリのVMEバス上での先頭アドレスとサイズ（16MB）し，ア
     *  クセスを受け付けるように設定する．また，VMEバスから拡張アドレス
     *  アクセスを受け付けるようにに設定する．
     */
    dga_write((void *) TADR_DGA_CSR4, (uint32_t) board_addr | 0x00ffU);
    dga_write((void *) TADR_DGA_CSR5, 0x0000012fU);

    /*
     *  インタフェースレジスタ（IFR）の設定
     *
     *  インタフェースレジスタのベースアドレスを設定する．また，インタ
     *  フェースレジスタ0のサービスリクエストフラグをクリア．インタフェー
     *  スレジスタ3にボードのID番号を設定．
     */
    dga_write((void *) TADR_DGA_CSR3, (board_id << 4) | 0x3U);
    dga_write((void *) TADR_DGA_IFR0, 0x80000000U);
    dga_write((void *) TADR_DGA_IFR3, board_id);

    /*
     *  ラウンドロビンモードに設定（マルチプロセッサ対応）
     */
    dga_write((void *) TADR_DGA_CSR1,
                        (dga_read((void *) TADR_DGA_CSR1) & 0xffeffcffU)
                                    | (1U << 20) | ((board_id % 4) << 8));
}

Inline void x_clear_int

(

INTNO

intno

)

target_config.h の 164 行で定義されています。

参照先 DGA_INT_BITPAT, dga_write(), と TADR_DGA_CSR23.

参照元 target_timer_initialize(), と x_config_int().

{
    dga_write((void *) TADR_DGA_CSR23, DGA_INT_BITPAT(intno));
}

void x_config_int	(	INTNO	intno,
		ATR	intatr,
		PRI	intpri
	)

target_config.c の 165 行で定義されています。

参照先 assert, dga_bit_and(), dga_bit_or(), DGA_INT_BITPAT, DGA_INT_TRG_CONF, DGA_INT_TRG_EDGE, dga_set_ilv(), TA_EDGE, TA_ENAINT, TADR_DGA_CSR18, TADR_DGA_CSR24, TIRQ_LEVEL1, TIRQ_NMI, VALID_INTNO_CFGINT, x_clear_int(), x_disable_int(), と x_enable_int().

{
    uint32_t    bitpat = DGA_INT_BITPAT(intno);

    assert(VALID_INTNO_CFGINT(intno));
    assert(TIRQ_NMI <= intpri && intpri <= TIRQ_LEVEL1);

    /*
     *  割込みのマスク
     *
     *  割込みを受け付けたまま，レベルトリガ／エッジトリガの設定や，割
     *  込み優先度の設定を行うのは危険なため，割込み属性にかかわらず，
     *  一旦マスクする．
     */
    (void) x_disable_int(intno);

    /*
     *  レベルトリガ／エッジトリガの設定
     */
    if ((bitpat & DGA_INT_TRG_CONF) != 0U) {
        /*
         *  いずれにも設定できる場合
         */
        if ((intatr & TA_EDGE) != 0U) {
            dga_bit_or((void *) TADR_DGA_CSR18, (1U << (24 - (intno))));
            x_clear_int(intno);
        }
        else {
            dga_bit_and((void *) TADR_DGA_CSR18, ~(1U << (24 - (intno))));
        }
    }
    else if ((bitpat & DGA_INT_TRG_EDGE) != 0U) {
        /*
         *  エッジトリガに固定されている場合
         */
        assert((intatr & TA_EDGE) != 0U);
        x_clear_int(intno);
    }
    else {
        /*
         *  レベルトリガに固定されている場合
         */
        assert((intatr & TA_EDGE) == 0U);
    }

    /*
     *  割込み優先度の設定
     */
    dga_set_ilv((void *)(TADR_DGA_CSR24 + (intno - 1) / 8 * 4),
                (uint_t)(((32 - intno) % 8) * 4), (uint_t)(7 + intpri));

    /*
     *  割込みのマスク解除（必要な場合）
     */
    if ((intatr & TA_ENAINT) != 0U) {
        (void) x_enable_int(intno);
    }
}

Inline bool_t x_disable_int

(

INTNO

intno

)

target_config.h の 125 行で定義されています。

参照先 bitpat_cfgint, dga_bit_and(), DGA_INT_BITPAT, と TADR_DGA_CSR21.

参照元 x_config_int().

{
    uint32_t    bitpat = DGA_INT_BITPAT(intno);

    if ((bitpat_cfgint & bitpat) == 0U) {
        return(false);
    }
    dga_bit_and((void *) TADR_DGA_CSR21, ~bitpat);
    return(true);
}

Inline bool_t x_enable_int

(

INTNO

intno

)

target_config.h の 146 行で定義されています。

参照先 bitpat_cfgint, dga_bit_or(), DGA_INT_BITPAT, と TADR_DGA_CSR21.

参照元 x_config_int().

{
    uint32_t    bitpat = DGA_INT_BITPAT(intno);

    if ((bitpat_cfgint & bitpat) == 0U) {
        return(false);
    }
    dga_bit_or((void *) TADR_DGA_CSR21, bitpat);
    return(true);
}

Inline bool_t x_probe_int

(

INTNO

intno

)

target_config.h の 176 行で定義されています。

参照先 DGA_INT_BITPAT, dga_read(), と TADR_DGA_CSR20.

参照元 target_timer_probe_int().

{
    return((dga_read((void *) TADR_DGA_CSR20) & DGA_INT_BITPAT(intno)) != 0U);
}

---

変数

const uint32_t bitpat_cfgint

void* board_addr

target_config.c の 54 行で定義されています。

uint_t board_id

target_config.c の 53 行で定義されています。